• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Ein integrierter Schaltkreis beinhaltet ein Speicherbauelement mit einer Isolationsschicht zum Definieren eines aktiven Gebiets eines Substrats, einer Tunneloxidschicht, die auf dem aktiven Gebiet ausgebildet ist, einer floatenden Gateelektrode, die über dem aktiven Gebiet und der Isolationsschicht ausgebildet ist, einer dielektrischen Gatezwischenschicht, die auf der floatenden Gateelektrode ausgebildet ist, und einer Steuergateelektrode, die auf der dielektrischen Zwischengateschicht ausgebildet ist. Der integrierte Schaltkreis beinhaltet außerdem einen Transistor für hohe Spannung und einen Transistor für niedrige Spannung.
    公开号:DE102004025974A1
    申请号:DE200410025974
    申请日:2004-05-18
    公开日:2005-04-07
    发明作者:Jeung-mo Suwon Koo；Hee-seon Yongin Oh
    申请人:Samsung Electronics Co Ltd；
    IPC主号:H01L27-10
    专利说明:
    [0001] DieErfindung bezieht sich auf ein einmalig programmierbares (OTP)-Speicherbauelement,einen integrierten Schaltkreis und ein Verfahren zur Herstellungdesselben.
    [0002] Nichtflüchtige Speicherbauelementesind Bauelemente, aus denen Daten nicht gelöscht werden, auch wenn dieLeistung unterbrochen wird, und die dazu verwendet werden, selektivDaten gemäß den Bedürfnisseneines Nutzers zu programmieren. OTP-Speicherbauelemente werden zumeinmaligen Programmieren von Daten ohne Löschen oder Hinzufügen vonDaten verwendet. Der Bedarf an OTP-Speicherbauelementen hat zugenommen.
    [0003] EinZellengebiet eines OTP-Speicherbauelements kann ein Layout aufweisen,wie in 1 gezeigt. 2 ist eine Querschnittansichtentlang einer Linie II-II' von 1, und 3 ist eine Querschnittansicht entlangeiner Linie III-III' von 1. Die Zellenstruktur einesherkömmlichenOTP-Speicherbauelements und ein Verfahren zur Herstellung desselbenwird unter Bezugnahme auf die 1 bis 3 beschrieben.
    [0004] Wiein den 2 und 3 gezeigt, beinhaltet dieZelle des OTP-Speicherbauelements eine Tunneloxidschicht 15,eine floatende Gateelektrode 20, eine dielektrische Schicht 40 undeine Steuergateelektrode 50 in einer gestapelten Struktur.Die Tunneloxidschicht 15 ist auf einem Substrat 1 ausgebildet,auf dem eine Isolationsschicht 5 ausgebildet ist. Ein Sourcebereich 60 undein Drainbereich 65 sind in dem Substrat 1 unterund benachbart zu beiden Seiten der Steuergateelektrode 50 ausgebildet.In dem OTP-Speicherbauelement mit der vorstehend beschriebenen gestapeltenStruktur variiert eine Schwellenspannung des Zellengebiets, indemElektronen durch ein starkes elektrisches Feld induziert werdenund sich durch die Tunneloxidschicht 15 mit einer Dickevon etwa 10nm hindurch bewegen. Als Folge kann das OTP-Speicherbauelementeine Programmierfunktion durchführen.Die Tunneloxidschicht 15 wird als Gateoxidschicht des OTP-Speicherbauelementsverwendet. Die Bezeichnung Tunneloxidschicht 15 leitetsich von der Tatsache ab, dass sich die Elektronen in die Tunneloxidschicht 15 hineinbewegen.
    [0005] Einderartiges OTP-Speicherbauelement kann dazu verwendet werden, Funktionenverschiedener Typen von Halbleiterprodukten zu unterstützen. EinOTP-Speicherbauelement kann zum Beispiel in einen integrierten Flüssigkristallanzeigetreiberschaltkreis(LDI) eingebettet sein, um verschiedene Arten von Information zuschreiben. Der Prozess, der zur Einbettung einer Zelle eines OTP-Speicherbauelementsmit der in den 1 bis 3 gezeigten Stapelstrukturin einen existierenden integrierten Schaltkreis (IC) erforderlichist, ist kompliziert. Wenn ein OTP-Speicherbauelement mit der gestapelten Strukturverwendet wird, nimmt die Anzahl an Prozessen zur Vervollständigungdes IC zu und die Herstellungskosten des IC nehmen zu.
    [0006] DasOTP-Speicherbauelement kann mit Metall-Oxid-Halbleiter(MOS)-Transistoren in einen Schaltkreisauf einem Halbleitersubstrat integriert werden. Um den Halbleiter-ICherzustellen, wird zuerst eine dicke Oxidschicht, zum Beispiel eineGateoxidschicht des MOS-Transistors, auf dem Substrat 1 gebildet.Als nächsteswird unter Verwendung eines photolithographischen Prozesses diegesamte dicke Oxidschicht oder ein Teil derselben von einem Gebiet entfernt,wo das OTP-Speicherbauelement zu bilden ist. Danach wird in demGebiet die dünneTunneloxidschicht 15 gebildet. Materialien zur Bildungder floatenden Gateelektrode 20, der dielektrischen Schicht 40 undder Steuergateelektrode 50 werden nachfolgend aufgebrachtund strukturiert. Als nächsteswerden Ionen in ein aktives Gebiet 10 implantiert, um denSourcebereich 60 und den Drainbereich 65 zu bilden.
    [0007] Während derEntfernung der gesamten dicken Gateoxidschicht oder eines Teilsderselben unter Verwendung des photolithographischen Prozesses undder Bildung der dünnenTunneloxidschicht 15 kann die Gateoxidschicht während derBildung und Entfernung eines Photoresists Chemikalien ausgesetztsein. Dadurch kann sich die Zuverlässigkeit des MOS-Transistorsverschlechtern. Insbesondere könnendie Gateoxidschichten der MOS-Transistoren unterschiedliche Dickenaufweisen, so dass die MOS-Transistoren als Transistoren mit hoherund niedriger Spannung verwendet werden.
    [0008] DerErfindung liegt daher das Problem zugrunde, ein OTP-Speicherbauelement,einen entsprechenden integrierten Schaltkreis und ein Verfahrenzur Herstellung desselben bereitzustellen, die wenigstens teilweisedie vorstehend erwähnten Schwierigkeitendes Standes der Technik vermeiden.
    [0009] DieErfindung löstdieses Problem durch die Bereitstellung eines einmalig programmierbaren Speicherbauelementsgemäß Anspruch1, eines integrierten Schaltkreises gemäß Anspruch 9 oder 15 und einesHerstellungsverfahrens gemäß Anspruch 17.
    [0010] EinVerfahren zur Herstellung eines IC mit einem einmalig programmierbarenSpeicherbauelement und MOS-Transistoren beinhaltet gemäß einer Ausführungsformder vorliegenden Erfindung das Bilden einer Tunneloxidschicht ineinem Zellengebiet des einmalig programmierbaren Speicherbauelements,das Bilden einer floatenden Gateelektrode, das Bilden einer dielektrischenGatezwischenschicht auf der floatenden Gateelektrode und das Bildenvon Gateoxidschichten der MOS-Transistoren.Gateelektroden der MOS-Transistoren können gebildet werden, wenneine Steuergateelektrode des Speicherbauelements gebildet wird.
    [0011] BevorzugteAusführungsformender Erfindung sind in den Unteransprüchen angegeben.
    [0012] BevorzugteAusführungsformender vorliegenden Erfindung werden aus der folgenden Beschreibungin Verbindung mit den begleitenden Zeichnungen detaillierter verständlich,in denen:
    [0013] 1 eine Layoutansicht einesherkömmlichen,einmalig programmierbaren Speicherbauelements ist,
    [0014] 2 eine Querschnittansichtentlang einer Linie II-II' von 1 ist,
    [0015] 3 eine Querschnittansichtentlang einer Linie III-III' von 1 ist,
    [0016] 4 eine Layoutansicht eineseinmalig programmierbaren Speicherbauelements gemäß einer Ausführungsformder vorliegenden Erfindung ist,
    [0017] 5 eine Querschnittansichtentlang einer Linie V-V' von 4 ist,
    [0018] 6 eine Querschnittansichtentlang einer Linie VI-VI' von 4 ist,
    [0019] 7 eine Querschnittansichtentlang einer Linie VII-VII' von 4 ist,
    [0020] 8 eine Querschnittansichteines Halbleiter-IC gemäß einerAusführungsformder vorliegenden Erfindung ist und
    [0021] 9 bis 15 Querschnittansichten zur Erläuterungeines Verfahrens zur Herstellung eines Halbleiter-IC gemäß einerAusführungsformder vorliegenden Erfindung sind.
    [0022] Nachstehendwerden bevorzugte Ausführungsformender vorliegenden Erfindung detaillierter unter Bezugnahme auf diebegleitenden Zeichnungen beschrieben. Um das Verständnis zuerleichtern, wurden, wo möglich,identische Bezugszeichen verwendet, um identische Elemente zu bezeichnen,die den Figuren gemeinsam sind.
    [0023] 4 ist eine Layoutansichteines einmalig programmierbaren Speicherbauelements gemäß einerAusführungsformder vorliegenden Erfindung. 5 isteine Querschnittansicht entlang der Linie V-V' von 4. 6 ist eine Querschnittansicht entlangder Linie VI-VI' von 4. 7 ist eine Querschnittansicht entlangder Linie VII-VII' von 4.
    [0024] Bezugnehmendauf die 4 bis 7 weist das OTP-Speicherbauelementgemäß einerAusführungsformder vorliegenden Erfindung eine Stapelstruktur auf, die eine Tunneloxidschicht 115a,eine floatende Gateelektrode 120a, eine dielektrische Gatezwischenschicht 140a undeine Steuergateelektrode 150a beinhaltet. Die Stapelstrukturist in einen Transistor im Gebiet A und einen Kondensator im GebietB unterteilt.
    [0025] Bezugnehmendauf 4 ist ein Bereichder floatenden Gateelektrode 120a über einem aktiven Gebiet 110 schmalerals ein Bereich der floatenden Gateelektrode 120a über einerIsolationsschicht 105. Somit ist die floatende Gateelektrode 120a T-förmig. ZwecksBequemlichkeit wird der schmale Bereich der floatenden Gateelektrode 120a "Fußbereich" und der breite Bereichder floatenden Gateelektrode 120a "Kopfbereich" genannt. Die Steuergateelektrode 150a wird über demKopfbereich der floatenden Gateelektrode 120a aufgebracht.
    [0026] Wiein den 4 und 5 gezeigt, beinhaltet dasOTP-Speicherbauelement die Isolationsschicht 105, die dasaktive Gebiet 110 eines Halbleitersubstrats 100 definiert.Die Tunneloxidschicht 115a ist über dem aktiven Gebiet 110 ausgebildet,und die Steuergateelektrode 150a ist über der Isolationsschicht 105 ausgebildet.Die dielektrische Gatezwischenschicht 140a ist zwischendie floatende Gateelektrode 120a und die Steuergateelektrode 150a zwischengefügt. Diefloatende Gateelektrode 120a überlappt die Steuergateelektrode 150a understreckt sich zu dem aktiven Gebiet 110. Mit anderen Worten istder Kopfbereich der floatenden Gateelektrode 120a über derIsolationsschicht 105 ausgebildet, und der Fußbereichderselben ist überdem aktiven Gebiet 110 ausgebildet. Wie in den 4 und 6 gezeigt, sind ein Sourcebereich 160 undein Drainbereich 162 in dem aktiven Gebiet 110 unterund benachbart zu beiden Seiten des Fußbereichs der floatenden Gateelektrode 120 ausgebildet.Kontakte 183 und 184 können auf dem Sourcebereich 160 beziehungsweisedem Drainbereich 162 ausgebildet sein, um den Sourcebereich 160 undden Drainbereich 162 mit Leistung zu versorgen.
    [0027] Diedielektrische Gatezwischenschicht 140a kann eine Siliciumnitridschichtbeinhalten. Die dielektrische Gatezwischenschicht 140a kannzum Beispiel aus einer Oxid-Nitrid(ON)-Kompositschicht einer Siliciumoxidschichtund einer Siliciumnitridschicht gebildet sein oder kann aus einerOxid-Nitrid-Oxid(ONO)-Kompositschicht einer Siliciumoxidschicht,einer Siliciumnitridschicht und einer Siliciumoxidschicht gebildetsein. Die floatende Gateelektrode 120a und die Steuergateelektrode 150a können ausdotierten Polysiliciumschichten gebildet sein. Die dielektrischeGatezwischenschicht 140a kann außerdem aus einem Material miteiner Dielektrizitätskonstantegebildet sein, die mehrere oder mehrere hundert Mal so hoch wiedie Dielektrizitätskonstanteder ONO-Kompositschicht ist. Die dielektrische Gatezwischenschicht 140a kannzum Beispiel aus einem Metalloxid, wie Ta2O5, TaON, Al2O3, einem Material mit Perovskit-Struktur,wie (Ba,Sr)TiO3 (BST), SrTiO3, BaTiO3 oder (Pb,Zr)TiO3 (PZT),oder einem Material mit hoher Dielektrizitätskonstante, wie (Pb,La,Zr)TiO3 (PLZT), gebildet sein. In diesem Fall kannwenigstens eine der floatenden Gateelektrode 120a und der Steuergateelektrode 150 auseinem Edelmetall, einem Edelmetalloxid, einem leitfähigen Oxidoder Kombinationen des Edelmetalls, des Edelmetalloxids und desleitfähigenOxids gebildet sein. Das Edelmetall kann zum Beispiel Platin (Pt),Ruthenium (Ru), Iridium (Ir), Rhodium (Rh) oder dergleichen sein,das Edelmetalloxid kann PtO, RuO2 oder IrO2 sein und das leitfähige Oxid kann (La,Sr)CoO3, TiN, BaSrRuO3 oderSrRuO3 sein.
    [0028] Eineisolierende Zwischenschicht 170 kann aus Phosphorsilikatglas(PSG), Borphosphorsilikatglas (BPSG) oder undotiertem Silikatglas(USG) auf der bisherigen Struktur unter Verwendung von chemischerGasphasenabscheidung unter hohem Druck (HPCVD) oder Plasma-CVD gebildet sein,um die Steuergateelektrode 150a zu bedecken. Ein Kontakt 181 istin der isolierenden Zwischenschicht 170 ausgebildet, umdie Steuergateelektrode 150a mit Leistung zu versorgen.Die Steuergateelektrode 150a ist über den Kontakt 181 miteiner Metallzwischenverbindung 180 verbunden. Auf der resultierenden Strukturist eine Passivierungsschicht 190 ausgebildet, um die Metallzwischenverbindung 180 zubedecken.
    [0029] Inder vorliegenden Ausführungsformist die Steuergateelektrode 150a lediglich über demKopfbereich der floatenden Gateelektrode 120a aufgebracht.Alternativ kann sich die Steuergateelektrode 150a von demKopfbereich der floatenden Gateelektrode 120a so auf dieIsolationsschicht 105 erstrecken, dass sie die Seitenwanddes Kopfbereichs der floatenden Gateelektrode 120a umgibt.Mit dieser Struktur kann der Kontakt 181 vom Kopfbereichder floatenden Gateelektrode 120a bis zum sich davon wegerstreckenden Bereich der. Steuergateelektrode 150a ausgebildetsein, um so zu verhindern, dass sich die Charakteristika der Zellewährendeines Ätzensder isolierenden Zwischenschicht 170 zur Bildung einerKontaktöffnungverschlechtern.
    [0030] DiePassivierungsschicht 190 kann einen Isolator beinhalten,zum Beispiel eine Oxidschicht 192, eine Nitridschicht 194 odereinen Stapel aus der Oxidschicht 192 und der Nitridschicht 194.Die Metallzwischenverbindung 180 kann über eine Kontaktstellenöffnungsfläche (nichtgezeigt), die in der Passivierungsschicht 190 ausgebildetist, mit einem externen leitfähigenMaterial verbunden sein, zum Beispiel einem Bonddraht, einem Lothügel odereiner Leitung. Die Passivierungsschicht 190 kann mit einemPolyimid oder dergleichen beschichtet sein, um so eine Verschlechterungder Zellencharakteristika zu verhindern.
    [0031] 6 ist eine Querschnittansichtentlang der Linie VI-VI' von 4, d.h.eine Querschnittansicht der FlächeA von 4. Bezugnehmendauf 6 sind der Sourcebereich 160 undder Drainbereich 162 unter und benachbart zu beiden Seitender floatenden Gateelektrode 120a in die aktive Fläche 110 eingefügt. So bildendie floatende Gateelektrode 120a, der Sourcebereich 160 undder Drainbereich 162 einen Transistor.
    [0032] 7 ist eine Querschnittansichtentlang der Linie VII-VII',d.h. eine Querschnittansicht der Fläche B von 4. Bezugnehmend auf 7 sind die dielektrische Gatezwischenschicht 140a unddie Steuergate elektrode 150a auf der floatenden Gateelektrode 120a ausgebildet,um so einen Kondensator zu bilden. Die Steuergateelektrode 150a istmit der Metallzwischenverbindung 180 in der isolierendenZwischenschicht 170 verbunden. Als Ergebnis kann das OTP-Speicherbauelementgemäß einerAusführungsformder vorliegenden Erfindung als "ausgebreiteterKondensator" bezüglich dervorstehend beschriebenen Struktur bezeichnet werden.
    [0033] Einexistierender Kondensator kann eine Stapelstruktur aus Polysilicium,einem Dielektrikum und einem Polysilicium oder eine Stapelstrukturaus einem Metall, einem Dielektrikum und einem Metall aufweisenund kann bereits in einem Halbleiterprodukt verwendet worden sein,in das ein OTP-Speicherbauelement einzubetten ist. In diesem Fallkann eine untere Schicht des existierenden Kondensators als floatendeGateelektrode verwendet werden, und eine obere Schicht des ausgebreiteten Kondensatorskann als Steuergateelektrode verwendet werden. Mit anderen Wortenkann eine existierende Kondensatorstruktur als ein OTP-Speicherbauelementverwendet werden. Somit ist ein photolithographischer Prozess nichterforderlich, um eine Steuergateelektrode in dem OTP-Speicherbauelementzu bilden.
    [0034] 8 ist eine Querschnittansichteines Halbleiter-IC, in den ein OTP-Speicherbauelement mit der in den 4 bis 7 gezeigten Struktur eingebettet ist. Inder vorliegenden Ausführungsformsind ein OTP-Speicherbauelement, ein MOS-Transistor für hohe Spannungund ein MOS-Transistorfür niedrige Spannungin einen Schaltkreis auf einem Halbleitersubstrat integriert. DasOTP-Speicherbauelement beinhaltet eine Doppelschicht-Gateelektrode,d.h. eine floatende Gateelektrode und eine Steuergateelektrode.Jeder von dem MOS-Transistor fürhohe Spannung und dem MOS-Transistor für niedrige Spannung beinhalteteine Einzelschicht-Gateelektrode. In 8 istein Bereich, in dem das OTP-Speicherbauelementzu bilden ist, als ein erstes Gebiet definiert, ein Be reich, indem der MOS-Transistor fürhohe Spannung zu bilden ist, ist als ein zweites Gebiet definiert,und ein Bereich, in dem der MOS-Transistorfür niedrigeSpannung zu bilden ist, ist als ein drittes Gebiet definiert.
    [0035] Zuerstist ein OTP-Speicherbauelement, wie das OTP-Bauelement, das in Verbindungmit den 4 bis 7 beschrieben ist, in demersten Gebiet gebildet.
    [0036] Indem zweiten Gebiet ist eine relativ dicke erste Gateoxidschicht 122 zwischeneine Gateelektrode 150b des MOS-Transistors für hohe Spannung undein Halbleitersubstrat 100 zwischengefügt. Ein Sourcebereich 164 undein Drainbereich 165 sind in einem aktiven Gebiet unterund benachbart zu beiden Seiten der Gateelektrode 150b ausgebildet.Ein Gateelektroden-Abstandshalter (nicht gezeigt) kann an den Seitenwänden derersten Gateoxidschicht 122 und der Gateelektrode 150b ausgebildetsein. Die Source- und Drainbereiche 164 und 165 können aufgrunddes Gateelektroden-Abstandshalters eine schwach dotierte Drain(LDD)-oder eine doppelt diffundierte Drain(DDD)-Struktur aufweisen.
    [0037] Indem dritten Gebiet ist eine relativ dünne zweite Gateoxidschicht 124 zwischeneine Gateelektrode 150c des MOS-Transistors für niedrigeSpannung und das Halbleitersubstrat 100 zwischengefügt. EinSourcebereich 166 und ein Drainbereich 167 sind ineinem aktiven Gebiet unter und benachbart zu beiden Seiten der Gateelektrode 150c ausgebildet.Ein Gateelektroden-Abstandshalter (nicht gezeigt) kann an den Seitenwänden derzweiten Gateoxidschicht 124 und der Gateelektrode 150c ausgebildetsein. Die Source- und Drainbereiche 166 und 167 können eineLDD-Struktur oder eine DDD-Struktur aufweisen, wenn der Gateelektroden-Abstandshalterverwendet wird.
    [0038] Aufdem OTP-Speicherbauelement und den Gateelektroden 150b und 150c derMOS-Transistoren fürhohe und niedrige Spannung ist eine isolierende Zwischenschicht 170 ausgebildet.In der isolierenden Zwischenschicht 170 sind Kontakte 185 und 186 ausgebildet,um so die Source- und Drainbereiche 164 beziehungsweise 165 desMOS-Transistors für hoheSpannung mit Leistung zu versorgen. Außerdem sind Kontakte 187 und 188 inder isolierenden Zwischenschicht 170 ausgebildet, um sodie Source- und Drainbereiche 166 beziehungsweise 167 mit Leistungzu versorgen. Die Kontakte 185, 186, 187 und 188 sindmit Metallzwischenverbindungen 180 verbunden. Auf der isolierendenZwischenschicht 170 ist eine Passivierungsschicht 190 ausgebildet, umdie Metallzwischenverbindungen 180 zu bedecken. Wie zuvorbeschrieben, kann die Passivierungsschicht 190 aus einemStapel einer Oxidschicht 192 und einer Nitridschicht 194 gebildetsein.
    [0039] Diezweite Gateoxidschicht 124 kann dünner als die Tunneloxidschicht 115a sein.Die erste Gateoxidschicht 122 kann dicker als die Tunneloxidschicht 115a unddie zweite Gateoxidschicht 124 sein. Die Gateelektroden 150b und 150c können aus demgleichen Material wie die Steuergateelektrode 150a gebildetsein. Die zweite Gateoxidschicht 124 kann auch die gleicheDicke wie die Tunneloxidschicht 115a aufweisen. Die ersteGateoxidschicht 122 kann dicker als die Tunneloxidschicht 115a und diezweite Gateoxidschicht 124 sein. Wenn die zweite Gateoxidschichtdie gleiche Dicke wie die Tunneloxidschicht aufweist, können dieGateelektroden 150b und 150c aus dem gleichenMaterial wie die Steuergateelektrode 150a gebildet sein.
    [0040] DerHalbleiter-IC mit der vorstehend beschriebenen Struktur kann unterVerwendung des folgenden Herstellungsverfahrens gemäß einerAusführungsformder vorliegenden Erfindung hergestellt werden. Die Tunneloxidschicht 115a,die erste Gateoxidschicht 122 und die zweite Gate oxidschicht 124 werdenunabhängiggebildet. So kann die Verschlechterung von Gateoxidschichten verhindert werden.
    [0041] EinVerfahren zur Herstellung eines Halbleiter-IC, wie in 8 gezeigt, wird unter Bezugnahme aufdie 9 bis 15 erläutert. Wie in 8 ist in den 9 bis 15 einBereich, in dem ein OTP-Speicherbauelement zu bilden ist, als einerstes Gebiet definiert, ein Bereich, in dem ein MOS-Transistor für hohe Spannungzu bilden ist, ist als ein zweites Gebiet definiert, und ein Bereich,in dem ein MOS-Transistor fürniedrige Spannung zu bilden ist, ist als ein drittes Gebiet definiert.
    [0042] Bezugnehmendauf 9 werden Isolationsschichten 105 ineinem Halbleitersubstrat 100 unter Verwendung einer flachenGrabenisolation (STI) ausgebildet, um ein erstes, ein zweites undein drittes Gebiet zu definieren. Hierbei kann das Halbleitersubstrat 100 einSiliciumsubstrat oder ein Silicium-auf-Isolator(SOI)-Substrat sein.Die Isolationsschichten 105 können unter Verwendung einesIsolationsverfahrens gebildet werden, das für die Integrationsdichte unddie Charakteristika des Halbleiter-IC geeignet ist. Zum Beispielkann STI verwendet werden, um Gräbenin dem ersten, dem zweiten und dem dritten Gebiet des Halbleitersubstrats 100 zubilden. Die Gräbenkönnenmit einem Isolator gefüllt werden,und das OTP-Speicherbauelement, der MOS-Transistor für hohe Spannungund der MOS-Transistor fürniedrige Spannung könnenvoneinander isoliert werden. Als Alternative können die Isolationsschichten 105 unterVerwendung lokaler Oxidation von Silicium (LOCOS) oder einer Kombinationvon LOCOS und STI gebildet werden.
    [0043] Eswird eine Ionenimplantation unter Verwendung der Isolationsschichten 105 undeiner zusätzlichenIonenimplantationsmaske durchgeführt, umeine p-Mulde und eine n-Mulde zu bilden. Es kann eine weitere Ionenimplantationdurchgeführt werden,um Schwellenspannungen von n-Kanal-MOS(NMOS)-Transistorenund p-Kanal-MOS(PMOS)-Transisto ren einzustellen. Zur Einstellungder Schwellenspannung des NMOS-TransistorskönnenBor(B)-Ionen in eine gewünschteTiefe und mit einer gewünschtenDichte in Gebiete implantiert werden, in denen der NMOS-Transistor und das OTP-Speicherbauelementzu bilden sind. Zur Einstellung der Schwellenspannung des PMOS-Transistorskann Bordifluorid (BF2) und Arsen (As) ineine gewünschteTiefe und mit einer gewünschtenDichte in ein Gebiet implantiert werden, in dem der PMOS-Transistorzu bilden ist. Es kann ein dem Fachmann bekannter Ionenimplantationsprozess zumEinstellen einer Schwellenspannung eines NMOS-Transistors verwendet werden, um Schwellenspannungender NMOS-Transistorenund des OTP-Speicherbauelements einzustellen.
    [0044] Alsnächsteswird eine Tunneloxidschicht 115 auf dem Halbleitersubstrat 100 gebildet.Die Tunneloxidschicht 115 wird mit einer Dicke von etwa8nm bis etwa 16nm gebildet, zum Beispiel mit einer Dicke von 12nm.Die Tunneloxidschicht 115 kann durch thermisches Oxidierendes Halbleitersubstrats 100 gebildet werden oder kann unterVerwendung einer atomaren Schichtdeposition (ALD) aufgebracht werden.Die Tunneloxidschicht 115 kann durch Aufbringen eines Oxidsbei mittlerer Temperatur (MTO) unter Verwendung von Niederdruck-CVD(LPCVD) und anschließendemTempern des MTO gebildet werden. Tempern trägt dazu bei, Defekte auszuheilen,um so Leckstromcharakteristika und die Zuverlässigkeit des MTO zu verbessern.Es ist bevorzugt, dass eine Oxidschicht, die durch eines der dreivorstehend beschriebenen Verfahren gebildet wird, Charakteristika wieeine geringe Defektdichte, eine hohe Grenzfläche, eine effiziente Störstellenbarriereund dergleichen aufweist. Die Oxidschicht kann als die Tunneloxidschicht 115a indem ersten Gebiet verwendet werden. Außerdem wird in einem Fall,in dem die zweite Gateoxidschicht 124 des MOS-Transistorsfür niedrigeSpannung die gleiche Dicke wie die Tunneloxidschicht 115a aufweist,ein Bereich der Tunneloxidschicht 115 in dem dritten Gebietnicht entfernt, so dass der verbleibende Bereich der Tunneloxidschicht 115 alsdie zweite Gateoxidschicht 124 verwendet werden kann.
    [0045] Danachwird eine erste leitfähigeSchicht 120 auf der gesamten Oberfläche des Halbleitersubstrats 100 gebildet.Die erste leitfähigeSchicht 120 kann durch Bilden einer Polysiliciumschichtund anschließendesDotieren der Polysiliciumschicht mit Phosphor (P) erzeugt werden.Die erste leitfähigeSchicht 120 kann auch eine in-situ dotierte Polysiliciumschichtsein. Die Polysiliciumschicht kann bei einer Temperatur von etwa500°C bisetwa 700°Cunter Verwendung von LPCVD aufgebracht werden. Wenn die in-situdotierte Polysiliciumschicht gebildet wird, kann die Störstellendotierdichtedes in-situ dotierten Polysiliciums durch Einstellen der Flussrateeines Störstellenquellengasesauf die Flussrate eines Siliciumquellengases eingestellt werden.Zum Beispiel kann die Störstellendotierdichte über 1019cm–3 liegen. Das Siliciumquellengaskann ein Gas der Silanfamilie sein, wie Monosilan, Disilan, Trisilan,Dichlorsilan oder dergleichen. Das Störstellenquellengas kann Phosphin(PH3) oder Arsin (AsH3)sein. Die erste leitfähigeSchicht 120 weist eine Dicke von etwa 100nm bis etwa 200nmauf, vorzugsweise etwa 150nm.
    [0046] Bezugnehmendauf 10 wird auf derersten leitfähigenSchicht 120 eine Photoresiststruktur (nicht gezeigt) miteiner Öffnunggebildet. Die Photoresiststruktur wird unter Verwendung einer Ätzmaske geätzt, umdie erste leitfähigeSchicht 120 zu strukturieren. Dieser Strukturierungsprozessresultiert in der Bildung einer floatenden Gateelektrode 120a indem ersten Gebiet. Die Tunneloxidschicht 115 kann unter Verwendungder floatenden Gateelektrode 120a als Maske strukturiertwerden, wobei die Tunneloxidschicht 115 lediglich in demersten Gebiet verbleibt, um so die Tunneloxidschicht 115a zubilden. Wenn die Tunneloxidschicht 115 nicht strukturiertwird, verbleibt die Tunneloxidschicht auf der gesamten Oberfläche desHalbleitersubstrats 100. Wie in 10 gezeigt, wird auf dem Substrat 100 einschließlich der Tunneloxidschicht 115a undder floatenden Gateelektrode 120a eine dielektrische. Schicht 140 gebildet.Die dielektrische Schicht 140 kann eine Oxidschicht, eineNitridschicht oder ein Stapel aus der Oxidschicht und der Nitridschichtsein, zum Beispiel eine ON-Schicht oder eine ONO-Schicht. Die dielektrischeSchicht 140 wird mit einer Dicke von etwa 5nm bis etwa40nm gebildet. Die dielektrische Schicht 140 kann durchthermisches Oxidieren eines Materials, das aus einem Vorprozessresultiert, als ein Oxid gebildet werden. Es ist bevorzugt, dassdie dielektrische Schicht 140 aus einer ON-Schicht zum Beispieldurch Stapeln einer Oxidschicht mit einer Dicke von etwa 10nm undeiner Nitridschicht mit einer Dicke von etwa 20nm gebildet wird.Um die ON-Schicht zu bilden, wird unter Verwendung von LPCVD einMTO auf der gesamten Oberflächedes Halbleitersubstrats 100 aufgebracht, auf dem die floatendeGateelektrode 120a ausgebildet ist. Als nächstes wirddas MTO getempert oder thermisch oxidiert, um eine Oxidschicht zubilden. Danach wird unter Verwendung von CVD eine Siliciumnitridschicht gebildet.Zur Bildung der ONO-Schichtwird durch Oxidieren der Oberflächeeines Substrats, auf dem eine ON-Schicht ausgebildet ist, eine obereOxidschicht gebildet. Diese Prozesse können durchgeführt werden,wenn Gateoxidschichten der MOS-Transistoren für hohe und niedrige Spannung gebildetwerden.
    [0047] Bezugnehmendauf 11 wird die dielektrischeSchicht 140 in dem zweiten Gebiet, d.h. dem Gebiet, indem der MOS-Transistor fürhohe Spannung zu bilden ist, unter Verwendung einer Maske (nichtgezeigt) selektiv geätzt,um das Halbleitersubstrat 100 freizulegen. Als nächstes wirdeine thermische Oxidation durchgeführt, um die erste Gateoxidschicht 122 zubilden. Alternativ kann die erste Gateoxidschicht 122 unterVerwendung von CVD oder ALD gebildet werden. Die Dicke der erstenGateoxidschicht 122 kann in Abhängigkeit von einer Spannungdes MOS-Transistors fürhohe Spannung festgelegt werden. Die erste Gateoxidschicht 122 kann miteiner Dicke von etwa 50nm bis etwa 90nm gebildet werden, vorzugsweisemit einer Dicke von etwa 70nm. Wenn die dielektrische Schicht 140 entfernt wird,um einen Bereich des Halbleitersubstrats 100 in dem zweitenGebiet freizulegen, verbleibt ein Teil der dielektrischen Schicht 140 indem ersten Gebiet. Der verbleibende Teil der dielektrischen Schicht 140 wird "dielektrische Gatezwischenschicht" genannt und wirdmit einem Bezugszeichen 140a bezeichnet. Ein Bezugszeichen 140b bezeichnetden Teil der dielektrischen Schicht 140, der in dem drittenGebiet verbleibt.
    [0048] Bezugnehmendauf 12 wird die dielektrischeSchicht 140b in dem dritten Gebiet, d.h dem Gebiet, indem der MOS-Transistor fürniedrige Spannung zu bilden ist, unter Verwendung einer Maske (nichtgezeigt) selektiv geätzt,die das Halbleitersubstrat freilegt. Als nächstes wird eine thermischeOxidschicht 122 gebildet, um als die zweite Gateoxidschicht 124 verwendetzu werden. Wie die erste Gateoxidschicht 122 kann die zweiteGateoxidschicht 124 unter Verwendung von CVD oder ALD gebildetwerden. Die Dicke der zweiten Gateoxidschicht 124 kannin Abhängigkeitvon einer Spannung des MOS-Transistors für niedrige Spannung festgelegtwerden. Die zweite Gateoxidschicht 124 kann mit einer Dickevon etwa 3nm bis etwa 5nm gebildet werden, vorzugsweise mit einerDicke von etwa 4nm.
    [0049] Indem Fall, dass die dielektrische Schicht 140b als eineGateoxidschicht verwendet wird, ist kein zusätzlicher Prozess zur Bildungder zweiten Gateoxidschicht 124 erforderlich. Außerdem kann, wenndie zweite Gateoxidschicht 124 die gleiche Dicke wie dieTunneloxidschicht 115 aufweist, ein Bereich der Tunneloxidschicht 115 indem dritten Gebiet verbleiben, wenn die floatende Gateelektrode 120a gebildetwird, und daher ist kein zusätzlicherProzess zur Bildung der zweiten Gateoxidschicht 124 erforderlich.
    [0050] Bezugnehmendauf 13 wird eine zweite leitfähige Schicht 150 aufder gesamten Oberfläche desHalbleitersubstrats 100 gebildet, auf dem die dielektrischeGatezwischenschicht 140a, die erste Gateoxidschicht 122 unddie zweite Gateoxidschicht 124 ausgebildet sind. Die zweiteleitfähigeSchicht 150 kann unter Verwendung des gleichen Verfahrens gebildetwerden, das zur Bildung der floatenden Gateelektrode 120a verwendetwird. Mit anderen Worten kann die zweite leitfähige Schicht 150 eineeinzelne Polysiliciumschicht mit einer Dicke von etwa 100nm bisetwa 200nm oder eine Doppelschicht aus einer Polysiliciumschichtund einer Silicidschicht mit einer Dicke von etwa 150nm bis etwa250nm sein. Die Silicidschicht kann zum Beispiel aus Kobaltsilicid (CoSix),Wolframsilicid (WSix) oder Titansilicid (TiSix) gebildet werden.
    [0051] Bezugnehmendauf 14 wird die zweite leitfähige Schicht 150 strukturiert,um eine Steuergateelektrode 150a, eine Gateelektrode 150b (eineerste Gateelektrode) des MOS-Transistors für hohe Spannung und eine Gateelektrode 150c (einezweite Gateelektrode) des MOS-Transistors für niedrige Spannung zu bilden.Bei diesem Strukturierungsprozess kann auch die dielektrische Gatezwischenschicht 140a strukturiertwerden. Danach werden Source- und Drainbereiche der OTP-Speicherzelle, desMOS-Transistors fürhohe Spannung und des MOS-Transistors für niedrige Spannung gebildet.Die Source- und Drainbereiche der OTP-Speicherzelle sind in 14 nicht gezeigt. Die Source-und Drainbereiche des MOS-Transistors für hohe Spannung sind mit Bezugszeichen 164 beziehungsweise 165 bezeichnet.Die Source- und Drainbereiche des MOS-Transistors für niedrigeSpannung sind mit Bezugszeichen 166 beziehungsweise 167 bezeichnet. DieSource- und Drainbereiche des OTP-Speicherbauelements, die Source-und Drainbereiche der MOS-Transistoren 164, 165, 166 und 167 für hohe undniedrige Spannung könneneine LDD-Struktur oder eine DDD-Struktur aufweisen.
    [0052] Wiein 15 gezeigt, wirdeine isolierende Zwischenschicht 170 gebildet. Die isolierendeZwischenschicht 170 kann unter Verwendung verschiedenerVerfahren gebildet werden. Die isolierende Zwischenschicht 170 kanneine Einzelschicht sein, die unter Verwendung von plasmaunterstützter CVD (PE-CVD),plasmaunterstütztemTetraethylorthosilikat (PE-TEOS), Plasma hoher Dichte (HDP), Hochdruck-CVD(HPCVD) und Niederdruck-CVD (LPCVD) gebildet wird. Die isolierendeZwischenschicht 170 kann unter Verwendung von PE-CVD, PE-TEOS,HDP, HPCVD und LPCVD aus Stapeln von Schichten bestehen. Bei Bedarfkann ein Planarisierungsverfahren unter Verwendung von Rückätzen oderchemisch-mechanischem Polieren (CMP) zusammen mit PE-CVD, PE-TEOS,HDP, HPCVD und/oder LPCVD durchgeführt werden, um so die Oberfläche derisolierenden Zwischenschicht 170 zu planarisieren. Schichtenverwenden vorzugsweise HDP beziehungsweise PE-TEOS und werden dann gestapelt,um eine Dicke von etwa 1100nm aufzuweisen. Als nächstes wird die Stapelschichtunter Verwendung von CMP planarisiert, so dass eine Oxidschichtmit einer Dicke von etwa 700nm auf der Steuergateelektrode 150a verbleibt.
    [0053] NachBeendigung der Bildung der isolierenden Zwischenschicht 170 werdenunter Verwendung eines photolithographischen Prozesses Kontaktöffnungenin der isolierenden Zwischenschicht 170 gebildet, um dieSource- und Drainbereiche 164 und 165 des MOS-Transistorsfür hoheSpannung, die Source- und Drain-Bereiche 166 und 167 des MOS-Transistors für niedrigeSpannung, die Steuergateelektrode 150a und die Source-und Drainbereiche (nicht gezeigt) des OTP-Speicherbauelements freizulegen.Die Kontaktöffnungenwerden mit einem leitfähigenMaterial gefüllt,um Kontakte 181, 185, 186, 187 und 188 zubilden. Es werden Metallzwischenverbindungen 180 gebildet,um mit der Steuergateelektrode 150a des OTP-Speicherbauelements, denSource- und Drainbereichen 164 und 165 und denSource- und Drainbereichen 166 und 167 über dieKontakte 181, 185, 186, 187 beziehungsweise 188 verbundenzu werden. Um Widerständeder Kontakte 181, 185, 186, 187 und 188 zureduzieren, könnendie Metallzwischenverbindungen 180 einen Stapel aus Titan(Ti) mit einer Dicke von etwa 5nm bis 15nm, vor zugsweise 15nm, Aluminium(Al) mit einer Dicke von etwa 400nm bis etwa 750nm und Titannitrid(TiN) mit einer Dicke von etwa 10nm bis etwa 40nm beinhalten, vorzugsweiseetwa 25nm. Die Metallzwischenverbindungen 180 können Einzelschichten,die aus einem Metall vom Typ mit hoher Schmelztemperatur, wie Wolfram,gebildet werden, Einzelschichten, die aus Silicid oder Kupfer gebildet werden,oder Kompositschichten aus Wolfram und Silicid oder Kupfer sein.
    [0054] DieMetallzwischenverbindungen 180 können Mehrfachschichten beinhalten.In diesem Fall könnenisolierende Zwischenschichten zwischen den Mehrfachschichten Einzelschichten,die unter Verwendung von PE-CVD,PE-TEOS, HDP, HPCVD, LPCVD gebildet werden, oder Beschichtungenaus organischem Aufschleuderglas (SOG) oder anorganischem SOG sein.Die isolierenden Zwischenschichten der Mehrfachschichten können auchStapel von Schichten sein, die unter Verwendung von PE-CVD, PE-TEOS,HDP, HPCVD, LPCVD, und einer Beschichtung aus organischem SOG oderanorganischem SOG gebildet werden. Die Einzelschichten oder dieStapel könnenunter Verwendung von Rückätzen oderCMP planarisiert werden, und dann können Kontaktöffnungenund Metallzwischenverbindungen gebildet werden.
    [0055] Danachwird zum Schutz des Halbleiter-IC vor externen Effekten eine Passivierungsschicht 190 gebildet.Es werden Kontaktfenster (nicht gezeigt) gebildet, um mit externenZwischenverbindungen verbunden zu werden. Die Passivierungsschicht 190 kanneine Kompositschicht aus einer Oxidschicht 192 und einerNitridschicht 194 sein. Zusätzlich kann eine Polyimidschichtauf der Passivierungsschicht 190 gebildet werden.
    [0056] Wievorstehend beschrieben, kann ein OTP-Speicherbauelement gemäß einerAusführungsformder vorliegenden Erfindung eine ausgebreitete Kondensatorstrukturaufweisen. Das OTP-Speicherbauelement und die MOS-Transistoren können ineinen Schaltkreis integriert sein. In dem IC können die Dicke einer Tunneloxidschicht desOTP-Speicherbauelements und die Dicken von Gateoxidschichten derMOS-Transistoren unabhängiggesteuert werden. Die Zuverlässigkeitder Gateoxidschichten der MOS-Transistoren kann verbessert werden.Insbesondere kann verhindert werden, dass sich die Zuverlässigkeitder Gateoxidschichten verschlechtert, selbst wenn die Gateoxidschichtender MOS-Transistorenunterschiedliche Dicken aufweisen.
    [0057] Außerdem kanndas OTP-Speicherbauelement zusammen mit anderen Typen von Bauelementenunter Verwendung von Prozessen zur Herstellung der anderen Typenvon Bauelementen hergestellt werden. Somit kann die Anzahl zusätzlicher Prozessezur Herstellung des OTP-Speicherbauelementsreduziert werden. Das OTP-Speicherbauelement kann als ausgebreiteterKondensator in einem LDI oder dergleichen hergestellt werden, unddie Prozesse zur Herstellung des OTP-Speicherbauelements können vereinfachtwerden, und die Herstellungskosten des OTP-Speicherbauelements können reduziertwerden. Des Weiteren kann das OTP-Speicherbauelement dazu beitragen,eine Verschlechterung aufgrund von Chemikalien der Gateoxidschichtender MOS-Transistoren mit unterschiedlichen Dicken in dem IC zu reduzieren.Als Ergebnis könnendie Zuverlässigkeitund die Charakteristika des IC verbessert werden.
    权利要求:
    Claims (22)
    [1] Einmalig programmierbares Speicherbauelementmit – einerIsolationsschicht (105) zum Definieren eines aktiven Gebiets(110) eines Substrats (100), – einerOxidschicht (115a), die auf dem aktiven Gebiet ausgebildetist, – einerfloatenden Gateelektrode (120a), die über dem aktiven Gebiet undder Isolationsschicht ausgebildet ist, – einer dielektrischen Gatezwischenschicht(140a), die auf der floatenden Gateelektrode ausgebildetist, und – einerSteuergateelektrode (150a), die auf der dielektrischenGatezwischenschicht ausgebildet ist.
    [2] Einmalig programmierbares Speicherbauelement nachAnspruch 1, das des Weiteren einen Sourcebereich und einen Drainbereichbeinhaltet, die in dem aktiven Gebiet unter und/oder benachbartzu beiden Seiten der Steuergateelektrode ausgebildet sind.
    [3] Einmalig programmierbares Speicherbauelement nachAnspruch 1 oder 2, wobei ein Teil der floatenden Gateelektrode,der überdem aktiven Gebiet ausgebildet ist, schmaler als ein Teil der floatenden Gateelektrodeist, der überder Isolationsschicht ausgebildet ist.
    [4] Einmalig programmierbares Speicherbauelement nacheinem der Ansprüche1 bis 3, wobei die Steuergateelektrode über der floatenden Gateelektrodeausgebildet ist.
    [5] Einmalig programmierbares Speicherbauelement nacheinem der Ansprüche1 bis 4, wobei die Steuergateelektrode so ausgebildet ist, dasssie wenigstens eine Seitenwand der floatenden Gateelektrode einschließt.
    [6] Einmalig programmierbares Speicherbauelement nacheinem der Ansprüche1 bis 5, wobei die dielektrische Gatezwischenschicht eine Siliciumnitridschichtbeinhaltet.
    [7] Einmalig programmierbares Speicherbauelement nachAnspruch 6, wobei die dielektrische Gatezwischenschicht eine Kompositschichtmit einer Siliciumoxidschicht und einer Siliciumnitridschicht beinhaltet.
    [8] Einmalig programmierbares Speicherbauelement nachAnspruch 6, wobei die dielektrische Gatezwischenschicht eine Kompositschichtmit einer Siliciumoxidschicht, einer Siliciumnitridschicht und einer Siliciumoxidschichtbeinhaltet.
    [9] Integrierter Schaltkreis mit – einemSpeicherbauelement mit einer Isolationsschicht zum Definieren einesaktiven Gebiets eines Substrats, einer Tunneloxidschicht, die aufdem aktiven Gebiet gebildet ist, einer floatenden Gateelektrode,die überdem aktiven Gebiet und der Isolationsschicht gebildet ist, einerdielektrischen Gatezwischenschicht, die auf der floatenden Gateelektrode gebildetist, und einer Steuergateelektrode, die auf der dielektrischen Gatezwischenschichtgebildet ist, – einemersten Transistor, der eine erste Gateelektrode, eine erste Gateoxidschicht,die zwischen die erste Gateelektrode und das Substrat zwischengefügt ist,und einen ersten Sourcebereich und einen ersten Drainbereich beinhaltet,die in dem aktiven Gebiet unter und/oder benachbart zu beiden Seitender ersten Gateelektrode ausgebildet sind, und – einemzweiten Transistor, der eine zweite Gateelektrode, eine zweite Gateoxidschicht,die zwischen die zweite Gateelektrode und das Substrat zwischengefügt ist,und einen zweiten Sourcebereich und einen zweitem Drainbereich beinhaltet,die in dem aktiven Gebiet unter und/oder benachbart zu beiden Seiten derzweiten Gateelektrode ausgebildet sind.
    [10] Integrierter Schaltkreis nach Anspruch 9, wobeidas Speicherbauelement des Weiteren einen Sourcebereich und einenDrainbereich beinhaltet, die in dem aktiven Gebiet unter und/oderbenachbart zu beiden Seiten der Steuergateelektrode ausgebildet sind.
    [11] Integrierter Schaltkreis nach Anspruch 9 oder 10,wobei die zweite Gateoxidschicht dünner als die erste Gateoxidschichtist.
    [12] Integrierter Schaltkreis nach einem der Ansprüche 9 bis11, wobei die zweite Gateoxidschicht dünner als die Tunneloxidschichtist und die erste Gateoxidschicht dicker als die Tunneloxidschichtund die zweite Gateoxidschicht ist.
    [13] Integrierter Schaltkreis nach einem der Ansprüche 9 bis11, wobei die zweite Gateoxidschicht die gleiche Dicke wie die Tunneloxidschichtaufweist und die erste Gateoxidschicht dicker als die Tunneloxidschichtund die zweite Gateoxidschicht ist.
    [14] Integrierter Schaltkreis nach einem der Ansprüche 9 bis13, wobei die erste Gateelektrode und die zweite Gateelektrode ausdem gleichen Material wie die Steuergateelektrode gebildet sind.
    [15] Integrierter Schaltkreis mit – einerMehrzahl von Isolationsschichten zum Definieren eines ersten Gebiets,eines zweiten Gebiets und eines dritten Gebiets in einem Substrat, – einemSpeicherbauelement mit einer floatenden Gateelektrode, die über demersten Gebiet ausgebildet ist, und wenigstens einer Isolationsschichtder Mehrzahl von Isolationsschichten, einer dielektrischen Gatezwischenschicht,die auf der floatenden Gateelektrode ausgebildet ist und eine Kompositschichtmit einer Siliciumoxidschicht und einer Siliciumnitridschicht beinhaltet,und einer Steuergateelektrode, die auf der dielektrischen Gatezwischenschichtausgebildet ist, – einemersten Transistor mit einer ersten Gateelektrode, die aus dem gleichenMaterial wie die Steuergateelektrode gebildet ist, wobei die ersteGateelektrode in dem zweiten Gebiet des Substrats auf einer erstenGateoxidschicht mit einer Dicke größer als oder gleich der Dickeeiner auf dem Substrat ausgebildeten Tunneloxidschicht ausgebildetist, und einem ersten Sourcebereich und einem ersten Drainbereich,die in dem zweiten Gebiet unter und/oder benachbart zu beiden Seitender ersten Gateelektrode ausgebildet sind, und – einemzweiten Transistor mit einer zweiten Gateelektrode, die aus demgleichen Material wie die Steuergateelektrode gebildet ist, wobeidie zweite Gateelektrode in dem dritten Gebiet des Substrats aufeiner zweiten Gateoxidschicht dünnerals die erste Gateoxidschicht gebildet ist, und einem zweiten Sourcebereichund einem zweiten Drainbereich, die in dem dritten Gebiet unterund/oder benachbart zu beiden Seiten der zweiten Gateelektrode ausgebildetsind.
    [16] Integrierter Schaltkreis nach Anspruch 15, wobeiein Teil der floatenden Gateelektrode über dem ersten Gebiet schmalerals ein Teil der floatenden Gateelektrode über der wenigstens einen Isolationsschichtist.
    [17] Verfahren zur Herstellung eines integrierten Schaltkreises,das folgende Schritte umfasst: – Bilden einer Mehrzahl vonIsolationsschichten zum Definieren eines ersten aktiven Gebietsund eines zweiten aktiven Gebiets in einem Substrat, – Bildeneiner Tunneloxidschicht auf dem Substrat, – Bilden und Strukturiereneines Materials fürdie floatende Gateelektrode auf einer Oberfläche des Substrats einschließlich derTunneloxidschicht, um eine floatende Gateelektrode zu bilden, – Bildeneiner dielektrischen Gatezwischenschicht, die eine Kompositschichtmit einer Siliciumoxidschicht und einer Siliciumnitridschicht aufeiner Oberflächedes Substrats einschließlichder floatenden Gateelektrode beinhaltet, – Ätzen eines Bereichs der dielektrischenGatezwischenschicht in dem zweiten aktiven Gebiet, um eine ersteGateoxidschicht eines Transistors für hohe Spannung zu bilden,wobei die erste Gateoxidschicht dicker als die Tunneloxidschichtist, – Bildenund Strukturieren eines leitfähigenMaterials auf einer Oberflächedes Substrats einschließlichder dielektrischen Gatezwischenschicht und der ersten Gateoxidschicht,um eine Steuergateelektrode und eine erste Gateelektrode des Transistorsfür hohe Spannungzu bilden, – Bildeneiner isolierenden Zwischenschicht mit einer Kontaktöffnung aufeiner resultierenden Struktur und – Bilden einer Metallzwischenverbindung,die über dieKontaktöffnungmit der Steuerelektrode verbindbar ist.
    [18] Verfahren nach Anspruch 17, wobei das Substrat eindrittes aktives Gebiet beinhaltet, das des Weiteren folgende Schritteumfasst: – Ätzen einesBereichs der dielektrischen Gatezwischenschicht in dem dritten aktivenGebiet, – Bildeneiner zweiten Gateoxidschicht eines Transistors für niedrigeSpannung, wobei die zweite Gateoxidschicht eine Dicke kleiner odergleich der Dicke der Tunneloxidschicht aufweist, und – Bildeneiner zweiten Gateelektrode des Transistors für niedrige Spannung in demdritten aktiven Gebiet, wenn das leitfähige Material gebildet undstrukturiert wird, um die Steuergateelektrode und die erste Gateelektrodedes Transistors fürhohe Spannung zu bilden.
    [19] Verfahren nach Anspruch 17, das des Weiteren dasBilden eines Sourcebereichs und eines Drainbereichs in jedem desersten aktiven Gebiets und des zweiten aktiven Gebiets umfasst.
    [20] Verfahren nach Anspruch 18, das des Weiteren dasBilden eines Sourcebereichs und eines Drainbereichs in jedem desersten aktiven Gebiets, des zweiten aktiven Gebiets und des drittenaktiven Gebiets umfasst.
    [21] Verfahren nach einem der Ansprüche 17 bis 20, das des Weiterendas Implantieren von Ionen in das erste aktive Gebiet des Substratsumfasst, um eine Schwellenspannung einzustellen.
    [22] Verfahren nach einem der Ansprüche 17 bis 21, wobei wenigstenseine der floatenden Gateelektrode und der Steuergateelektrode auseinem Material gebildet wird, das aus der Gruppe ausgewählt ist, dieaus einem Edelmetall, einem Edelmetalloxid, einem leitfä higen Oxidund einer Kombination aus dem Edelmetall, dem Edelmetalloxid unddem leitfähigen Oxidbesteht.
    类似技术:
    公开号 | 公开日 | 专利标题
    US6806187B2|2004-10-19|Electrical contact for high dielectric constant capacitors and method for fabricating the same
    EP1852893B1|2017-05-24|Kondensator und Verfahren zu dessen Herstellung
    US6861694B2|2005-03-01|Semiconductor device and method for fabricating the same
    US6800888B2|2004-10-05|Semiconductor integrated circuitry and method for manufacturing the circuitry
    US6794698B1|2004-09-21|Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls
    US7038269B2|2006-05-02|Non-volatile semiconductor memory with single layer gate structure
    JP5148829B2|2013-02-20|Nonvolatile memory device and manufacturing method thereof
    JP3623834B2|2005-02-23|半導体記憶装置及びその製造方法
    KR100334300B1|2002-06-20|불휘발성반도체기억장치및그제조방법
    US6998673B2|2006-02-14|Semiconductor device and method of manufacturing the same
    US8030738B2|2011-10-04|Semiconductor device with resistor pattern and method of fabricating the same
    KR100684875B1|2007-02-20|반도체 장치 및 그 제조 방법
    KR100395766B1|2003-08-25|강유전체 기억 소자 및 그 형성 방법
    US7969008B2|2011-06-28|Semiconductor device with improved pads
    US7214580B2|2007-05-08|Semiconductor device and method of manufacturing the same
    JP4528700B2|2010-08-18|半導体装置及びその製造方法
    US6649955B2|2003-11-18|Ferroelectric memory device and method of fabricating the same
    US6642100B2|2003-11-04|Semiconductor device with capacitor structure having hydrogen barrier layer and method for the manufacture thereof
    US6611014B1|2003-08-26|Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
    US6278164B1|2001-08-21|Semiconductor device with gate insulator formed of high dielectric film
    JP3956709B2|2007-08-08|半導体装置の製造方法
    US6759251B2|2004-07-06|Semiconductor device having ferroelectic memory cells and method of manufacturing the same
    US6909134B2|2005-06-21|Ferroelectric memory device using via etch-stop layer and method for manufacturing the same
    US6700143B2|2004-03-02|Dummy structures that protect circuit elements during polishing
    US6847073B2|2005-01-25|Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same
    同族专利:
    公开号 | 公开日
    US7642592B2|2010-01-05|
    US20070290252A1|2007-12-20|
    CN1574367A|2005-02-02|
    US20040238873A1|2004-12-02|
    US7259419B2|2007-08-21|
    DE102004025974B4|2006-08-17|
    KR100518577B1|2005-10-04|
    CN100474564C|2009-04-01|
    KR20040101657A|2004-12-03|
    JP2004356631A|2004-12-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-04-07| OP8| Request for examination as to paragraph 44 patent law|
    2007-02-15| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]